DERWENT-ACC-NO:

1990-055621

DERWENT-WEEK:

199008

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE:

Active matrix for flat panel display - shortens overlapping length of drain electrode and signal wire through insulator to reduce short circuits of layers

NoAbstract Dwg 1,2/8

PATENT-ASSIGNEE: HITACHI LTD[HITA]

PRIORITY-DATA: 1988JP-0159101 (June 29, 1988)

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE

PAGES

MAIN-IPC

JP 02010331 A

January 16, 1990

N/A

021 N/A

APPLICATION-DATA:

PUB-NO JP 02010331A APPL-DESCRIPTOR APPL-NO

APPL-DATE

1988JP-0159101 June 29, 1988

INT-CL (IPC): G02F001/13, H01L021/33

N/A

ABSTRACTED-PUB-NO:

EQUIVALENT-ABSTRACTS:

TITLE-TERMS: ACTIVE MATRIX FLAT PANEL DISPLAY SHORTENING OVERLAP LENGTH

DRAIN

ELECTRODE SIGNAL WIRE THROUGH INSULATE REDUCE SHORT CIRCUIT

LAYER

NOABSTRACT

DERWENT-CLASS: P81 U11 U14

EPI-CODES: U11-C05F5; U14-H01A; U14-K01A2;

05/01/2003, EAST Version: 1.03.0002

PAT-NO:

JP402010331A

DOCUMENT-IDENTIFIER: JP 02010331 A

TITLE:

ACTIVE MATRIX

PUBN-DATE:

January 16, 1990

INVENTOR-INFORMATION: NAME YORITOMI, YOSHIFUMI MATSUZAKI, EIJI KENMOCHI, AKIHIRO KOSHIMO, TOSHIYUKI TAKANO, TAKAO NAKATANI, MITSUO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

N/A

APPL-NO:

JP63159101

APPL-DATE: June 29, 1988

INT-CL (IPC): G02F001/136, H01L021/336, H01L027/12, H01L029/784

US-CL-CURRENT: 438/106, 438/FOR.340

ABSTRACT:

PURPOSE: To improve the production yield of the active matrix by widening the gate electrode width under the part where drain electrodes and signal lines are provided so as to minimize the length in the superposed part of the drain electrodes and the signal lines.

CONSTITUTION: The active matrix is widened in the width of the gate electrodes 10 and is formed with the drain electrodes 20 for which the signal lines are partly used within the size on the plane where there are no steps of the gate electrodes 10. The superposition of the drain electrodes via a gate insulator, etc., does not, therefore, arise, on the step parts by the gate electrodes 10 and the scanning lines 11. The length at which the signal lines of the upper layers overlap on each other via the gate insulators is double the signal line width. This length can be shortened by as much as the longitudinal direction of the gates.

COPYRIGHT: (C)1990,JPO&Japio

◎ 公 開 特 許 公 報 (A) 平2-10331

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)1月16日

G 02 F 1/136 H 01 L 21/336 5 0 0 7370-2H

8624-5F H 01 L 29/78

311 P*

審査請求 未請求 請求項の数 1 (全5頁)

図発明の名称 アクテイプマトリクス

②特 願 昭63-159101

②出 願 昭63(1988)6月29日

@発明者類富

美文

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所生産技術研究所内

@発明者 松崎

永 二

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所生産技術研究所内

@発明者 如持

秋 広

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所生産技術研究所内 .

勿出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

個代 理 人

弁理士 小川 勝男

外1名

最終頁に続く

明 細 植

1 発明の名称

アクティブマトリクス

2. 特許請求の範囲

1 絶縁性基板上に形成されたゲート電極と、ゲ - ト 単極を獲りよりに形成されたゲート絶縁膜 と、ゲート絶縁膜上にゲート電極に対向して形 成された半導体膜と、半導体膜上に形成された ドレイン単極およびソース単極とからなる薄膜 トランジスタをスイッチング岩子とし、各トラ ンジスタのゲート単極を走査線に、ドレイン電 値を信号線に、ソース電極を画器電極にそれぞ れ桜繞してなるアクティブマトリクスにおいて、 ゲート電極により生じる改差那上でゲート絶機 膜を介して設けられるドレイン電極の段差部上 の長さを他の部分のドレイン電極幅よりも狭く し、かつ、走査線により生じる段差部上で、ゲ - ト絶嫌膜を介して信号線が直なる部分の長さ を借号線の幅の2倍以下の長さとしたことを特 飲とするアクティブマトリクス。

5. 発明の詳細な説明

〔 産業上の利用分野 〕

本発明は複類トランジスタをスイッチング米子としたアクティブマトリクスに係り、特に被晶等を用いたフラットパネルディスプレイに好適なアクティブマトリクスに関する。

〔従来の技術〕

アクティブマトリクス型液晶パネル等価回路は、第 5 図のように走査線(ゲート線とも云う) 11、信号線(データ 般とも云う) 41、薄膜トランジスタ(Thin Film Transistor 以下 T F T と略す) 1 及び液晶 2 よりなっている。 第 6 図及び第 7 図は T F T 1 が配置されている 部分のアクティブマトリクスの平面図の例を示したものである。 T F T 1 は第 8 図に示すように、 絶縁性基板上にゲート電極 10、 ゲート 絶縁 膜 20、 半導体膜 30 を順次 単横し、 半導体膜 50 を形成して作裂される。 ゲート 電極 50 を形成して作裂される。 ゲート 電極 1 以およびドレイン 電像 40 は、 それぞれ 走査線11、信

号線41を用いてマトリクス状に接続されている。 走査線 11 と信号線 41 の選択により、ソース価格 50 に接続した適業単板 60 に信号を伝達するよう になっている。

従来技術のアクティブマトリクスのTFT1のドレイン 電極 40 と信号線 41 は、第 6 図に示すように、それぞれ独立した形で形成されているものや、第 7 図に示すように、ドレイン 電極 40 自体を信号線 41の一部として用いたものがある。前者の例としては、特開昭 62-29 612 3 、 後者の例としては特開昭 60-160173があげられる。

[発明が解決しよりとする課題]

`..`.

上記従来技術によるTFTでは、ゲート電極および走査線によって生じる段差上にゲート絶縁膜を介してドレイン電極および信号線が形成されており、この段差上のドレイン電極および信号線の長さが長くなることに対する健康がされていない。

ゲート電極や走査級の段差上に設けられたゲート 絶敏膜のステップカバレージが悪いと、この段 差部で下層のゲート電極や走査級と上層のドレイ

スを構成するための走査線と信号線の交差部と、 ゲート運転段差部上でのドレイン運転との直なり 部がある。

このように上記目的は、ゲート 電極や走査線の 段差部上にゲート 絶縁膜を介して設けられるドレ

本希明の目的は、この改差部に起因する上下版 の短絡発生を少なくし、製造歩留りの高いアクティブマトリクスを提供するにある。

〔 課題を解決するための手段〕

従来技術におけるTFTでは、ゲート 道値や走 査艇の段差上にゲート絶験膜を介して設けられる ドレイン電磁や信号艇の重なり部には、マトリク

イン軍権や信号級の幅を必要 取小限に狭めるとと もに、ドレイン 軍機や信号級を設ける部分の下の ゲート 軍機幅を広げ、ドレイン 電極や信号線との 重なり部の長さが最小限になるようにすることに より、達成される。

〔作用〕

上記のように、ゲート電極および走査線の段差 部上にゲート絶験物を介してドレイン電極や信号 級が重なりあう長さが短かくするので、その長さ に比例して、段差部で発生する下層ゲート電極や 走査殿と上層のドレイン電極や信号線との短絡割 合も減少する。

例えば、信号級の観幅を 10μm、ドレイン単極幅を 100μm とすれば、従来の構成による下層 ゲート電極および走査線の段差上でゲート絶縁膜を介して形成されるドレイン電極および信号級の長さは 120μm となるが、上記構成においては 30μm 以下となる。従って、この長さに比例する段差部における下層と上層の短絡発生確率も 14以下に成少することになる。

〔吳施例〕

以下、本発明を実施例により説明する。

奥施例 1

第1 図は本発明による一與施例によるアクティ プマトリクスのTFT近傍の紫子の平面図を示し、 第2 図は第1 図 A - A'断面を示したものである。

アクティブマトリクス X 子は、 絶談性 芸板上に クロム (Cr) 膜等からなるゲート 電極10、 走査線 11 を形成し、 その上にシリコン 登化 膜等からなる ゲート 絶談 膜20、 非晶質 シリコン膜等からなる 半 導体膜30 を堆積、加工し、 酸化インジェウムや酸 化スズ等からなる透明 導電膜60、 クロム (Cr)や アルミニウム (A1) 等からなるドレイン 電極40、 ソース 電極 50 を形成してなる。

本契幅例では、従来技術によるアクティブマトリクス案子に比べ、ゲート電極10の幅を広くしており、信号線の一部を利用してなるドレイン電極40をゲート電極10の段差を伴わない平面上の大きさの中で形成している。従って、ゲート電極10および走査級11による段差部上ではドレイン電極

上の信号線の幅を他の部分の幅より狭めたことに ある。信号線の配線抵抗は、配線幅を狭める領域 がごく一部ならば、ほとんど影響ない。

奥施例 3

第4凶は、別の実施例を示すもので、信号線がドレイン電極とは別に設けられた場合の実施例である。ドレイン電極と信号線を結ぶための配線幅としては、信号線の幅程度が確保されればよい。 (発明の効果)

本発明によれば、ゲート電極や走査線により生じる段差上にゲート絶談膜を介して配置されるドレイン電極や信号級との交差部の長さを12~16に低波できるので、段差部に起因する短絡発生確率も、これに比例して低波でき、アクティブマトリクスの製造歩留りを向上させる効果がある。

4. 図面の簡単な説明

第1凶は本発明の一実施例の平面図(部分)、第2回は第1図A-A'級の断面図、第3図および第4図は本発明の一実施例の平面図(部分)、第5図はアクティブマトリクス型液晶パネルの等価

ガゲート絶縁物等を介して単なることはない。本 実施例における下層ゲート低極および走査線の段 **豊部において、上唐の信号般がゲート絶縁物を介** して瓜なりあり長さは、信号級幅の2倍だけであ に比較すれば、ゲートの長さ方向(第7図中cc')分だけ短かくすることができた。 実際的な長 さとして、通常信号線幅は 10 μm 程度、ゲート電 佐長は1004m 程度であることを考慮すれば、段 差部上の長さは従来 120μm が 20μm に短かくなる (約1/4)。これに伴い、段差上での上下層の短絡 発生確率も約1人に減少する。なお、本実施例では ゲート電極とソース電極の短絡発生も減少させる ために、ゲート電極段差部上のソース電極の幅を 他の部分のソース運転幅よりも狭くして設差上で 重なりあり長さを短かくしている。


寒 施例 2


第3回は別の実施例を示したもので、実施例1 と異なる点は、走査線改差部における信号線との 交差部の長さを短かくするために、走査線改差部

回路、 無 6 凶および 第 7 凶は 従来技術 による アクティブマトリクス の平面凶(部分)、 第 8 凶は第 7 凶の A - A'線の断面 凶。

10 … グート電信、11 … 走査線、20 … ゲート 絶線膜、30 … 半導体膜、40 … ドレイン電板、41 … 信号線、50 … ソース電極、60 … 回宏電極。

代埋人弁理士 小 川 勝






10:ゲート電極 40:ドレイン電極

11:走盘粮 41: 信号系象

20: T-h紀縁膜 50: Y-入电磁

30: 华埠体膜 ω: 画素電 榧




10:ゲート電 極 41:信号線

11: 走盆線 50: ソース電極

30: 羊導体膜 60:画素電極

40: ドレイン電磁

第 3 図




10: ゲート電極 41: 信号線


11: 走查線 50: ソース電極

30: 羊導体膜 60:画素電 極

40: ドレイン電極



第5図



1: 薄膜けン以9 40:ドは池板


2: 液晶 10: 苄镍体膜

11: 之直線 50: ソス電極


60: 画杰兔狐

41: 信号線 10:ゲート電極

-178-



第 8 図



10: ケート電極

40:ドル化電板

11:走盘&氖

41: 信号線

20:グートが色糸象膜 50:ソース電和

30:羊導体膜

60: 画素電極

第1頁の続き

Int. Cl. 5 識別記号 庁内整理番号 H 01 L 27/12 29/784 Α 7514-5F

⑫発 明 小 之 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 敏 所生産技術研究所内

個発 明 者 野 隆 男 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 髙 所生産技術研究所内

@発 明 中 谷 光 雄 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 所生産技術研究所内